

EXPRESS MAIL NO: EV336657640US

**TRANSMITTAL  
FORM**(To be used for all correspondence  
after initial filing)

Application Number	10/754,486
Filing Date	January 9, 2004
First Named Inventor	Francesco Adduci
Art Unit	2817
Examiner Name	Arnold M. Kinhead
Attorney Docket No.	853063.506

**ENCLOSURES (check all that apply)**

<input type="checkbox"/> Fee Transmittal Form	<input type="checkbox"/> Drawing(s)	<input type="checkbox"/> After Allowance Communication to TC
<input checked="" type="checkbox"/> Fee Attached	<input type="checkbox"/> Request for Corrected Filing Receipt	<input type="checkbox"/> Appeal Communication to Board of Appeals and Interferences
<input type="checkbox"/> Amendment/Response	<input type="checkbox"/> Licensing-related Papers	<input type="checkbox"/> Appeal Communication to TC ( <i>Appeal Notice, Brief, Reply Brief</i> )
<input type="checkbox"/> After Final	<input type="checkbox"/> Petition	<input type="checkbox"/> Proprietary Information
<input type="checkbox"/> Affidavits/declaration(s)	<input type="checkbox"/> Petition to Convert to a Provisional Application	<input type="checkbox"/> Status Letter
<input type="checkbox"/> Extension of Time Request	<input type="checkbox"/> Power of Attorney, Revocation, Change of Correspondence Address	<input checked="" type="checkbox"/> Return Receipt Postcard
<input type="checkbox"/> Express Abandonment Request	<input type="checkbox"/> Declaration	<input checked="" type="checkbox"/> Other Enclosure(s) ( <i>please identify below:</i> <u>PTOL-85 (+ copy); Fee Address Indication Form</u>
<input type="checkbox"/> Information Disclosure Statement; Form PTO-1449	<input type="checkbox"/> Statement under 37 CFR 3.73(b)	<input type="checkbox"/> _____
<input type="checkbox"/> Cited References	<input type="checkbox"/> Terminal Disclaimer	<input type="checkbox"/> _____
<input checked="" type="checkbox"/> Certified Copy of Priority Document(s)	<input type="checkbox"/> Request for Refund	<input type="checkbox"/> _____
<input type="checkbox"/> Response to Missing Parts under 37 CFR 1.52 or 1.53	<input type="checkbox"/> CD, Number of CD(s) _____	<input type="checkbox"/> _____
<input type="checkbox"/> Response to Missing Parts/Incomplete Application	<input type="checkbox"/> Landscape Table on CD	<input type="checkbox"/> _____

Remarks**SIGNATURE OF APPLICANT, ATTORNEY, OR AGENT**

Firm Name	Seed Intellectual Property Law Group PLLC	Customer Number	38106
Signature	<i>E. Russell Tarleton</i>		
Printed Name	E. Russell Tarleton		
Date	August 29, 2005	Reg. No.	31,800

**CERTIFICATE OF TRANSMISSION/MAILING**

I hereby certify that this correspondence is being facsimile transmitted to the USPTO or deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on the date shown below.

Signature	*** SENT VIA EXPRESS MAIL ***		
Typed or printed name		Date:	

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.11 and 1.14. This collection is estimated to take 2 hours to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.  
C:\N\Portb\N\Manage\JANICE\685157\_1.DOC



EXPRESS MAIL NO. EV336657640US

Attorney Docket No.: 853063.506

USAN: 10/754,486

# Ministero delle Attività Produttive

Direzione Generale per lo Sviluppo Produttivo e la Competitività


Ufficio Italiano Brevetti e Marchi

Ufficio G2

Autenticazione di copia di documenti relativi alla domanda di brevetto per:

**Invenzione Industriale**

N.  
MI2003 A 000029



Si dichiara che l'unita copia è conforme ai documenti originali  
depositati con la domanda di brevetto, sopraspecificata, i cui dati  
risultano dall'accluso processo verbale di deposito.

Inoltre disegni definitivi depositati alla Camera di Commercio di Milano n. MIR000488 il 21/02/2003  
(pagg. 4).

7 DIC. 2003

CERTIFIED COPY OF  
PRIORITY DOCUMENT

X IL DIRIGENTE

Ing. DI CARLO

## AL MINISTERO DELLE ATTIVITÀ PRODUTTIVE

UFFICIO ITALIANO BREVETTI E MARCHI - ROMA

DOMANDA DI BREVETTO PER INVENZIONE INDUSTRIALE, DEPOSITO RISERVE, ANTICIPATA ACCESSIBILITÀ AL PUBBLICO

MODULO A

## A. RICHIEDENTE (I)

1) Denominazione STMicroelectronics s.r.l.Residenza AGRATE BRIANZA (Milano)codice 00951900868

2) Denominazione

Residenza

codice

## B. RAPPRESENTANTE DEL RICHIEDENTE PRESSO L'U.I.B.M.

cognome nome MITTLER Enrico e altri

cod. fiscale

denominazione studio di appartenenza

MITTLER & C. s.r.l.via Le Lombardia

n.

20

città

MILANO

cap

20131

(prov)

MIC. DOMICILIO ELETTIVO destinatario vedi sopra

via

n.

città

cap

(prov)

## D. TITOLO

classe proposta (sez/cl/sci)

gruppo/sottogruppo

"Metodo per la generazione di una frequenza di oscillazione"

## ANTICIPATA ACCESSIBILITÀ AL PUBBLICO:

SI ☐ NO ☒

SE ISTANZA: DATA

N° PROTOCOLLO

## E. INVENTORI DESIGNATI

cognome nome

cognome nome

1) ADDUCI Francesco

3)

2) COLACI Antonio

4)

## F. PRIORITÀ

nazione o organizzazione

tipo di priorità

numero di domanda

data di deposito

allegato  
S/R

1)

2)

## SCIOGLIMENTO RISERVE

Data

N° Protocollo

## G. CENTRO ABILITATO DI RACCOLTA COLTURE DI MICRORGANISMI. denominazione

## H. ANNOTAZIONI SPECIALI

## DOCUMENTAZIONE ALLEGATA

N. es.

Doc. 1)	<input checked="" type="checkbox"/>	<input type="checkbox"/> PROV	n. pag.	<u>13</u>	riassunto con disegno principale, descrizione e rivendicazioni (obbligatorio 1 esemplare) .....
Doc. 2)	<input checked="" type="checkbox"/>	<input type="checkbox"/> PROV	n. tav.	<u>04</u>	disegno (obbligatorio se citato in descrizione, 1 esemplare) .....
Doc. 3)	<input checked="" type="checkbox"/>	<input type="checkbox"/> RIS			lettera d'incarico, procura o riferimento procura generale .....
Doc. 4)	<input checked="" type="checkbox"/>	<input type="checkbox"/> RIS			designazione inventore .....
Doc. 5)	<input checked="" type="checkbox"/>	<input type="checkbox"/> RIS			documenti di priorità con traduzione in italiano .....
Doc. 6)	<input checked="" type="checkbox"/>	<input type="checkbox"/> RIS			autorizzazione o atto di cessione .....
Doc. 7)	<input checked="" type="checkbox"/>				nominativo completo del richiedente .....

8) attestati di versamento, totale Euro 188,51 (centottantotto/51)

obbligatorio

COMPILATO IL 09/01/2003

FIRMA DEL(I) RICHIEDENTE(I)

p.p. STMicroelectronics s.r.l.CONTINUA SI/NO NODr. Ing. MITTLER Enrico

DEL PRESENTE ATTO SI RICHIEDE COPIA AUTENTICA SI/NO

SICAMERA DI COMMERCIO IND. ART. E AGR. DI MILANOMILANOcodice 155

VERBALE DI DEPOSITO

NUMERO DI DOMANDA

MI2003A 000029

Reg. A.

L'anno DUEMILATRE

il giorno

DIECI

del mese di

GENNAIO

il(i) richiedente(i) sopraindicato(i) ha(hanno) presentato a me sottoscritto la presente domanda, corredata da

00 fogli aggiuntivi per la concessione del brevetto sopraportato.

## I. ANNOTAZIONI VARIE DELL'UFFICIALE ROGANTE

IL DEPOSITANTE

libro  
dell'Ufficio

L'UFFICIALE ROGANTE

M. CORTONESI

DATA DI RILASCIO         /    /   

Fig. 1

## DESCRIZIONE

dell'invenzione industriale avente per titolo:

"Metodo per la generazione di una frequenza di oscillazione"

a nome: STMicroelectronics s.r.l.

\* \* \* \*

MI 2003 A 0 000 29


La presente invenzione si riferisce ad un metodo per la generazione di una frequenza di oscillazione ed in particolare ad un metodo per la determinazione di una corrente di polarizzazione di un oscillatore al quarzo.

Nelle applicazioni elettroniche digitali è spesso necessario utilizzare un oscillatore come riferimento di sincronismo che sia stabile in frequenza e che abbia un basso jitter.

Per via della alta precisione necessaria e per le richieste di stabilità in frequenza, un oscillatore ad alta frequenza (ad esempio maggiore di 50 MHz) non può utilizzare un oscillatore ad aggancio di fase (PLL) ma deve utilizzare un quarzo da far risuonare alla frequenza di una sua armonica, ad esempio la terza.

Per ottenere la stabilità in frequenza richiesta la corrente di polarizzazione dell'oscillatore deve essere stabile e compensata in temperatura.

Determinata in fase di progetto il valore tipico delle transconduttanze (e quindi della corrente di polarizzazione) che rientrano nel calcolo della funzione di trasferimento, può accadere che la distribuzione di alcuni parametri elettrici (che sono in funzione del processo di costruzione dei circuiti integrati) può portare ad una variazione di tale corrente da un circuito integrato all'altro. Di conseguenza non tutti gli oscillatori prodotti potrebbero



presentare le caratteristiche desiderate.

In vista dello stato della tecnica descritto, scopo della presente invenzione è quello di disegnare un oscillatore che indipendentemente dalla distribuzione di processo abbia le caratteristiche di stabilità desiderate.

In accordo con la presente invenzione, tale scopo viene raggiunto mediante un metodo per la determinazione di una corrente di polarizzazione di un oscillatore al quarzo comprendente le fasi di: definire una serie di valori di correnti di polarizzazione di lunghezza predefinita; fornire un valore di corrente di polarizzazione non ancora utilizzato a detto oscillatore al quarzo; verificare la presenza di una oscillazione all'uscita di detto oscillatore al quarzo; in caso negativo fornire un valore di corrente di polarizzazione non ancora utilizzata a detto oscillatore al quarzo e ripetere la fase precedente; verificare la presenza della corretta frequenza di oscillazione; fornire in caso negativo una corrente di polarizzazione non ancora utilizzato a detto oscillatore al quarzo e ripetere la fase di verificare la presenza di una oscillazione all'uscita di detto oscillatore al quarzo; memorizzare in caso positivo che la corrente fornita è valida; ripetere le fasi precedenti fino all'esaurimento di detta serie di valori di correnti di polarizzazione; fissare come corrente di polarizzazione di detto oscillatore al quarzo la media algebrica delle correnti ritenute valide.

In accordo con la presente invenzione, tale scopo viene inoltre raggiunto mediante un metodo per la generazione di una frequenza di oscillazione comprendente un metodo per determinazione di una corrente di polarizzazione di detto oscillatore al quarzo in accordo alla rivendicazione 1.

Le caratteristiche ed i vantaggi della presente invenzione risulteranno

evidenti dalla seguente descrizione dettagliata di una sua forma di realizzazione pratica, illustrata a titolo di esempio non limitativo negli uniti disegni, nei quali:

figura 1 mostra uno schema a blocchi di un oscillatore al quarzo in accordo alla presente invenzione;

figura 2a mostra uno schema parziale schematico della logica di controllo 21 di figura 1;

figura 2b mostra uno schema parziale più dettagliato rispetto alla figura 2a, della logica di controllo 21 di figura 1;

figura 3 mostra uno schema parziale schematico della logica di controllo 21 e del generatore di corrente 25 di figura 1.

In figura 1 è mostrato un oscillatore 1 composto da amplificatore 14, avente una transconduttanza  $g_m$ , preceduto da un filtro 13 passa banda, da un quarzo 12 con un terminale connesso all'uscita del amplificatore 14 ed un terminale connesso all'ingresso del filtro 13, e da due condensatori 10 e 11 aventi un terminale rispettivamente connesso ai due terminali del quarzo 12 e l'altro terminale a massa.


Il segnale di uscita dall'oscillatore 1, presente all'uscita dell'amplificatore 14, è fornito ad un amplificatore squadratore 15 il quale fornisce alla sua uscita un segnale digitale 16 denominato masterclock.

Il segnale digitale 16 è fornito ad un generatore di rampa 17. L'uscita del generatore di rampa 17 è connessa ad un ingresso di un comparatore 18, all'altro ingresso del comparatore 18 è connessa una tensione di riferimento  $V_{ref}$ . L'uscita del comparatore 18 è connessa ad una logica di controllo 21. Il generatore di rampa 17 fornisce alla sua uscita un segnale (a forma di rampa)

proporzionale alla frequenza presente al suo ingresso. Questa tensione è confrontata con la tensione di riferimento  $V_{ref}$  in un punto prestabilito della rampa. L'uscita del comparatore 18 è un valore digitale, indicante se la tensione applicata al comparatore 18 è inferiore o superiore alla tensione di riferimento  $V_{ref}$ . In altre parole il generatore di rampa 17 ed il comparatore 18 forniscono un segnale digitale alla logica di controllo 21 indicante se la frequenza di oscillazione dell'oscillatore 1 è quella corretta. Se il segnale al comparatore 18 supera la tensione di riferimento  $V_{ref}$ , significa che l'oscillatore 1 sta lavorando su una frequenza armonica inferiore a quella desiderata (ovvero con un periodo di clock più ampio). Quindi, il non superamento della tensione di riferimento  $V_{ref}$  sta ad indicare il raggiungimento della frequenza di lavoro corretta.

Il segnale digitale 16 è anche fornito ad un rivelatore di oscillazione 20, la cui uscita è connessa alla logica di controllo 21. Il rivelatore di oscillazione 20 può essere costituito da un flip flop che cambia stato quando riceve al suo ingresso di clock l'oscillazione, ossia il segnale digitale 16.

Il blocco, avente il riferimento numerico 23, rappresenta un circuito per l'attivazione della logica di controllo 21, che può avvenire sia all'accensione del circuito sia periodicamente (o saltuariamente) durante il funzionamento dell'oscillatore 1.



Il blocco avente il riferimento numerico 22 rappresenta un circuito oscillatore che fornisce il segnale di sincronismo della logica di controllo 21: esso è disattivabile su richiesta della logica di controllo 21.

La logica di controllo 21 fornisce un segnale 24 ad un generatore di corrente 25 che polarizza sia l'amplificatore 14 che il filtro 13, tramite



rispettivamente i segnali 27 e 26. Il segnale 24 rappresenta il valore corretto per polarizzare i circuiti dell'oscillatore 1. Di conseguenza, il generatore di corrente 25 ricevendo il valore di cui sopra fornirà all'amplificatore 14 ed al filtro 13 le rispettive correnti di funzionamento.

La logica di controllo 21 può anche contenere circuiti per la compensazione termica delle correnti.

In figura 2 è mostrata in modo schematico e parziale la logica di controllo 21. Sono mostrati 10 flip flop di tipo D con il riferimento FF1-FF10, collegati in cascata tra di loro con un elemento di ritardo DD posto tra il flip flop FF4 ed il flip flop FF5. I flip flop FF1-FF10 hanno segnali di sincronismo in comune forniti dal segnale CK, ed hanno segnali di reset in comune forniti dal segnale R. Il segnale CK proviene dal circuito oscillatore 22. Il segnale R proviene dal circuito di attivazione 23.

Le uscite dei flip flop FF1-FF10 sono applicate simbolicamente ad un ingresso delle porte and A1-A10, all'altro ingresso sono applicati rispettivamente i segnali S1-S10.

I segnali S1-S10 rappresentano i segnali che, in una prima fase definiscono quale delle correnti disponibili è attivata ed in una seconda fase, una volta che la procedura di determinazione della corretta corrente è terminata, le correnti ritenute valide durante la procedura ed attivanti i rispettivi generatori di corrente rappresentati in figura 3.

Le uscite delle porte and A1-A10 sono rispettivamente PC1, PC2, NC1, NC2, PF1, PF2, PF3, NF1, NF2, NF3. I flip flop FF1-FF10 e le uscite delle porte and A1-A10 sono divisi nei primi quattro che rappresentano quattro valori di correnti grossolane (due positive e due negative) e nei sei seguenti

che rappresentano sei valori di correnti fini (tre positive e tre negative).

Nella figura 2b è rappresentato uno schema parziale più dettagliato rispetto alla figura 2a, della logica di controllo 21 di figura 1. In esso è mostrata solo la parte relativa alla gestione dei quattro valori di correnti grossolane e si notano i 4 flip flop FF1-FF4. Le porte and A22-A25, i multiplexer M1-M4 ed i flip flop FF20-FF23 costituiscono la memoria delle correnti valide, mentre il segnale ABI è attivo alto qualora la frequenza di oscillazione è corretta (nel caso specifico tale segnale è alto qualora il quarzo stia oscillando in terza armonica).

I multiplexer M5-M12 forniscono i segnali PC1, NC1, PC2, NC2, in base ai segnali provenienti dalla memoria delle correnti valide.

Il segnale INIT, che va alto dopo la fase di trimming grossolana, permette di polarizzare l'oscillatore con le correnti memorizzate.

Il segnale EXT è un segnale a servizio del DSP o della macchina intelligente che gestisce l'oscillatore per polarizzare lo stesso con le correnti COA<0:3> via software.

Il segnale di uscita OUT fornirà il segnale ad un circuito analogo a quello di figura 2b comprendente i flip flop FF5-FF10 e relativo alla gestione dei sei valori di correnti fini.

Nella figura 3 un generatore di corrente 30 fornisce una corrente I ad un terminale di un transistor 31 di tipo N connesso a diodo verso massa. La corrente I viene specchiata nei transistori 33, 37, 41, 45, 49 e 53 di tipo N. Il transistor 33 è connesso ad un transistor 32 di tipo P connesso a diodo verso l'alimentazione positiva che specchia la corrente nei transistori 34, 38, 42, 46, 50 e 54 di tipo P.

Un primo ramo è composto a partire dalla alimentazione positiva dal transistor 34, dal transistor 35 di tipo P, dal transistor 36 di tipo N e dal transistor 37.

Sono presenti altri quattro rami simili al primo ramo di cui sopra composti dai seguenti transistori. Secondo ramo, transistori 38, 39, 40 e 41. Terzo ramo, transistori 42, 43, 44 e 45. Quarto ramo, transistori 46, 47, 48 e 49. Quinto ramo, transistori 50, 51, 52 e 53.

I transistori 35, 36, 39, 40, 43, 44, 47, 48, 51 e 52 ricevono sulle loro gate rispettivamente i segnali PC1, NC1, PC2, NC2, PF1, NF1, PF2, NF2, PF3, NF3.

I punti intermedi dei 5 rami sono collegati tra di loro e la corrente raccolta in questo nodo è fornita ad un transistor 55 di tipo N connesso a diodo verso massa. A questo transistor è anche fornita una corrente IT generata dal transistor 54. Essa rappresenta la corrente nominale di polarizzazione.

La corrente del transistor 55 si specchia nei transistori 56 e 57 di tipo N, la cui corrente al loro drain corrisponde rispettivamente ai segnali 27 e 26. I transistori 55, 56 e 57 rappresentano schematicamente il generatore di corrente 25.

Il generatore di corrente 25 fornisce le correnti di polarizzazione dell'amplificatore 14 e del filtro 13, tramite rispettivamente i segnali 26 e 27. La corrente sarà proporzionale alle dimensioni dei transistori 56 e 57 e ad alla corrente fornita dal transistor 55. Al transistor 55 è fornita una corrente che sarà la somma algebrica della corrente IT fornita dal transistor 54 e dalle correnti provenienti dai 5 rami di cui sopra.

In base ai valori dei segnali provenienti dalle porte and A1-A10 i transistori dei rami di cui sopra saranno aperti o chiusi e forniranno una corrente al transistore 55.

Ogni ramo ha la possibilità di fornire una corrente positiva se si chiude il transistore alto (35, 39, 43, 47, 51) no una corrente negativa se si chiude il transistore basso (36, 40, 44, 48, 52) o ambedue correnti se chiusi entrambi, ossia una corrente nulla.

I primi due rami (che ricevono i segnali PC1, NC1, PC2, NC2 e rappresentano i quattro valori di correnti grossolane) sono dimensionati in modo da fornire una corrente pari ad esempio al 25% della corrente IT (sia in positivo che in negativo).

Gli altri tre rami (che ricevono i segnali PF1, NF1, PF2, NF2, PF3, NF3 e rappresentano i sei valori di correnti fini) sono dimensionati in modo da fornire una corrente pari ad esempio al 8% della corrente IT (sia in positivo che in negativo).

In base ai segnali provenienti dalle porte and A1-A4 è quindi possibile, nell'esempio di cui sopra, avere correnti pari a IT,  $IT \pm 25\%$   $IT \pm 50\%$ .

Dopo la fase di valutazione delle correnti grossolane, viene effettuata la somma algebrica di quelle correnti che hanno consentito all'oscillatore di generare una sinusoide alla corretta frequenza.

Con il nuovo valore di corrente (somma algebrica delle correnti grossolane funzionali) viene avviato la fase di trimming fine con le seguenti possibilità:

- IT,  $IT \pm 8\%$ ,  $IT \pm 16\%$ ,  $IT \pm 24\%$
- $IT \pm 25\%$ ,  $IT \pm 33\%$ ,  $IT \pm 41\%$ ,  $IT \pm 49\%$ ,  $IT \pm 17\%$ ,  $IT \pm 9\%$ ,  $IT \pm 1\%$



-  $IT \pm 50\%$ ,  $IT \pm 58\%$ ,  $IT \pm 66\%$ ,  $IT \pm 74\%$ ,  $IT \pm 42\%$ ,  $IT \pm 34\%$ ,  $IT \pm 26\%$

All'attivazione della logica di controllo 21, tramite il circuito di attivazione 23, viene fornita la IT al generatore di corrente 25, viene fornita una ulteriore corrente e si verifica la presenza dell'oscillazione tramite il rivelatore di oscillazione 20. In caso affermativo si verifica la correttezza della frequenza di oscillazione tramite il generatore di rampa 17 ed il comparatore 18. In caso affermativo viene memorizzato in una apposita memoria delle correnti valide che la corrente fornita è valida.

In caso negativo, in ambedue i casi, si procede proponendo una corrente diversa attivando successivamente le varie correnti disponibili, tramite i segnali S1-S10. Quando sono state proposte tutte le possibili correnti disponibili, ed effettuate le verifiche (presenza dell'oscillazione e correttezza della frequenza di oscillazione) per ogni corrente proposta, memorizzando l'informazione indicativa che tale valore corrente ha superato le verifiche, nella memoria delle correnti valide sarà presente l'informazione relativa a quali correnti sono ritenute valide. Di conseguenza saranno attivate tutte le correnti ritenute valide tramite i segnali S1-S10, ed al transistore 55 sarà presente la media algebrica di tali correnti.

Tale procedura può essere eseguita ogni qualvolta sia richiesto.

In altre parole, la corrente IT (corrente tipica che in fase di progetto è stata considerata quella corretta di polarizzazione) sarà sempre fornita al transistore 55. Quindi viene proposta la corrente relativa al primo flip flop FF1, cioè viene attivato il segnale PC1, e si effettuano le due verifiche, di cui sopra. In caso affermativo per ambedue le verifiche si memorizza l'informazione che la corrente relativa al segnale PC1 è una corrente valida. In

caso negativo non si memorizza niente. Si propone a questo punto la corrente relativa al secondo flip flop FF2, cioè viene attivato il segnale PC2, si effettuano le due verifiche, ed in caso affermativo si memorizza l'informazione che la corrente relativa al segnale PC2 è una corrente valida.

Dopo che sono state proposte tutte le correnti grossolane proponibili viene fornita al transistor 55 la corrente IT più la media algebrica delle correnti ritenute valide. Si procede a fornire la corrente trovata precedentemente ed in più si propongono le correnti fini secondo lo stesso procedimento sopra esposto. Al termine dell'intero procedimento si fornirà la corrente totale pari a IT più la somma algebrica delle correnti ritenute valide.

In una forma di realizzazione alternativa, si può eventualmente non fornire la corrente IT e determinare la corrente corretta completamente tramite il procedimento di cui sopra.

## RIVENDICAZIONI

1. Metodo per la determinazione di una corrente di polarizzazione di un oscillatore al quarzo comprendente le fasi di: definire una serie di valori di correnti di polarizzazione di lunghezza predefinita; fornire un valore di corrente di polarizzazione non ancora utilizzato a detto oscillatore al quarzo; verificare la presenza di una oscillazione all'uscita di detto oscillatore al quarzo; in caso negativo fornire un valore di corrente di polarizzazione non ancora utilizzato a detto oscillatore al quarzo e ripetere la fase precedente; verificare la presenza della corretta frequenza di oscillazione; fornire in caso negativo una corrente di polarizzazione non ancora utilizzata a detto oscillatore al quarzo e ripetere la fase di verificare la presenza di una oscillazione all'uscita di detto oscillatore al quarzo; memorizzare in caso positivo che la corrente fornita è valida; ripetere le fasi precedenti fino all'esaurimento di detta serie di valori di correnti di polarizzazione; fissare come corrente di polarizzazione di detto oscillatore al quarzo la media algebrica delle correnti ritenute valide.

2. Metodo in accordo alla rivendicazione 1 caratterizzato dal fatto che detta serie di valori di correnti di polarizzazione è divisa in due sezioni; la prima sezione ha valori di correnti separati tra loro di un primo valore prefissato, la seconda sezione ha valori di correnti separati tra loro di un secondo valore prefissato, detto secondo valore prefissato è inferiore di detto primo valore prefissato.

3. Metodo in accordo alla rivendicazione 1 caratterizzato dal fatto di eseguire dette fasi all'accensione di detto oscillatore al quarzo.

4. Metodo in accordo alla rivendicazione 1 caratterizzato dal fatto di


eseguire dette fasi saltuariamente.

5. Metodo in accordo alla rivendicazione 1 caratterizzato dal fatto di eseguire dette fasi periodicamente.


6. Metodo in accordo alla rivendicazione 1 caratterizzato dal fatto di fissare come corrente di polarizzazione di detto oscillatore al quarzo la media algebrica delle correnti ritenute valide più una corrente prefissata.

7. Metodo per la generazione di una frequenza di oscillazione comprendente un metodo per determinazione di una corrente di polarizzazione di detto oscillatore al quarzo in accordo alla rivendicazione 1.

Dr. Ing. Enrico Mittler








MI 2003 A 0 0 0 0 2 9

Fig. 1



Dr. Ing. Enrico MITTLER







Fig. 2a





MI 2003 A 0 000 29

Dr. Ing. Ennio MITTLER



MI 2003A 000029

Fig. 2b



Dr. Ing. Enrico MITTLER





Fig. 3



MI 2003 A 0 0 0 0 2 9



Dr. Ing. Enrico MITTLEK






Fig.1






BREV. MI - R  
000488

TAV. II

Fig. 2a



**Fig.2b**





Fig.3



Dr. Ing. Enrico MITTLER